通常情況下預(yù)加重技術(shù)使用在信號的發(fā)送端，通過預(yù)先對信號的高頻分量進(jìn)行增強(qiáng)來 補(bǔ)償傳輸通道的損耗。預(yù)加重技術(shù)由于實現(xiàn)起來相對簡單，所以在很多數(shù)據(jù)速率超過 1Gbps 的總線中使用，比如PCle,SATA 、USB3 .0 、Displayport等總線中都有使用。當(dāng) 信號速率進(jìn)一步提高以后，傳輸通道的高頻損耗更加嚴(yán)重，靠發(fā)送端的預(yù)加重已經(jīng)不太 夠用，所以很多高速總線除了對預(yù)加重的階數(shù)進(jìn)一步提高以外，還會在接收端采用復(fù)雜的均 衡技術(shù)，比如PCle3.0 、SATA Gen3 、USB3.0 、Displayport HBR2 、10GBase-KR等總線中都 在接收端采用了均衡技術(shù)。采用了這些技術(shù)后，F(xiàn)R-4等傳統(tǒng)廉價的電路板材料也可以應(yīng)用 于高速的數(shù)字信號傳輸中，從而節(jié)約了系統(tǒng)實現(xiàn)的成本。數(shù)字信號是離散的。它的幅度被限制在一個確定的值。江西信息化數(shù)字信號測試

我們經(jīng)常使用到的總線根據(jù)數(shù)據(jù)傳輸方式的不同，可以分為并行總線和串行總線。

并行總線是數(shù)字電路中早也是普遍采用的總線結(jié)構(gòu)。在這種總線上，數(shù)據(jù)線、地址線、控制線等都是并行傳輸，比如要傳輸8位的數(shù)據(jù)寬度，就需要8根數(shù)據(jù)信號線同時傳輸；如果要傳輸32位的數(shù)據(jù)寬度，就需要32根數(shù)據(jù)信號線同時傳輸。除了數(shù)據(jù)線以外，如果要尋址比較大的地址空間，還需要很多根地址線的組合來不同的地址空間。圖1.7是一個典型的微處理器的并行總線的工作時序，其中包含了1根時鐘線、16根數(shù)據(jù)線、16根地址線以及一些讀寫控制信號。 江西信息化數(shù)字信號測試數(shù)字信號處理系統(tǒng)設(shè)計流程；

時間偏差的衡量方法。由于信號邊沿的時間偏差可能是由于各種因素造成的，有隨機(jī)的噪聲，還有確定性的干擾。所以這個時間偏差通常不是一個恒定值，而是有一定的統(tǒng)計分布，在不同的應(yīng)用場合這個測量的結(jié)果可能是用有效值(RMS)衡量，也可能是用峰-峰值(peak-peak)衡量，更復(fù)雜的場合還會對這個時間偏差的各個成分進(jìn)行分解和估計。因此抖動的精確測量需要大量的樣本以及復(fù)雜的算法。對抖動進(jìn)行衡量和測量時，需要特別注意的是，即使對于同一個信號，如果用不同的方法進(jìn)行衡量，得到的抖動測量結(jié)果也可能不一樣，下面是幾種常用的抖動測量項目。

 采用AC耦合方式的另一個好處是收發(fā)端在做互連時不用太考慮直流偏置點的互相影響， 互連變得非常簡單，對于熱插拔的支持能力也更好。

(3)有利于信號校驗。很多高速信號在進(jìn)行傳輸時為了保證傳輸?shù)目煽啃?，要對接?到的信號進(jìn)行檢查以確認(rèn)收到的信號是否正確。在8b/10bit編碼表中，原始的8bit數(shù)據(jù)總 共有256個組合，即使考慮到每個Byte有正負(fù)兩個10bit編碼，也只需要用到512個10bit 的組合。而10bit的數(shù)據(jù)總共可以有1024個組合，因此有大約一半的10bit組合是無效的 數(shù)據(jù)，接收端一旦收到這樣的無效組合就可以判決數(shù)據(jù)無效。另外，前面介紹過數(shù)據(jù)在傳輸 過程中要保證直流平衡， 一旦接收端收到的數(shù)據(jù)中發(fā)現(xiàn)違反直流平衡的規(guī)則，也可以判決數(shù) 據(jù)無效。因此采用8b/10b編碼以后數(shù)據(jù)本身就可以提供一定的信號校驗功能。需要注意的是，這種校驗不是足夠可靠，因為理論上還是可能會有幾個bit在傳輸中發(fā)生了錯誤，但 是結(jié)果仍然符合8b/10b編碼規(guī)則和直流平衡原則。因此，很多使用8b/10b編碼的總線還 會在上層協(xié)議上再做相應(yīng)的CRC校驗(循環(huán)冗余校驗)。 數(shù)字信號幅度測試的定義；

采用并行總線的另外一個問題在于總線的吞吐量很難持續(xù)提升。對于并行總線來說， 其總線吞吐量=數(shù)據(jù)線位數(shù)×數(shù)據(jù)速率。我們可以通過提升數(shù)據(jù)線的位數(shù)來提高總線吞吐  量，也可以通過提升數(shù)據(jù)速率來提高總線吞吐量。以個人計算機(jī)中曾經(jīng)非常流行的PCI總  線為例，其**早推出時總線是32位的數(shù)據(jù)線，工作時鐘頻率是33MHz,其總線吞吐量=  32bit×33MHz;后來為了提升其總線吞吐量推出的PCI-X總線，把總線寬度擴(kuò)展到64位， 工作時鐘頻率比較高提升到133MHz,其總線吞吐量=64bit×133MHz。是PCI插槽  和PCI-X插槽的一個對比，可以看到PCI-X由于使用了更多的數(shù)據(jù)線，其插槽更長。

但是隨著人們對于總線吞吐量要求的不斷提高，這種提升總線帶寬的方式遇到了瓶頸。首先由于芯片尺寸和布線空間的限制，64位數(shù)據(jù)寬度已經(jīng)幾乎是極限了。另外，這64根數(shù)據(jù)線共用一個采樣時鐘，為了保證所有的信號都滿足其建立保持時間的要求，在PCB上布線、換層、拐彎時需要保證精確等長。而總線工作速率越高，對于各條線的等長要求就越高，對于這么多根信號要實現(xiàn)等長的布線是很難做到的。

用邏輯分析儀采集到的一個實際的8位總線的工作時序，可以看到在數(shù)據(jù)從0x00跳變到0xFF狀態(tài)過程中，這8根線實際并不是精確一起跳變的。 什么是模擬信號？數(shù)字信號？江西信息化數(shù)字信號測試

數(shù)字信號帶寬、信道帶寬、信息速率、基帶、頻帶的帶寬；江西信息化數(shù)字信號測試

數(shù)字信號的上升時間(Rising Time)

任何一個真實的數(shù)字信號在由一個邏輯電平狀態(tài)跳轉(zhuǎn)到另一個邏輯電平狀態(tài)時,其中間的過渡時間都不會是無限短的。信號電平跳變的過渡時間越短，說明信號邊沿越陡。我們通常使用上升時間(RisingTime)這個參數(shù)來衡量信號邊沿的陡緩程度，通常上升時間是指數(shù)字信號由幅度的10%增加到幅度的90%所花的時間(也有些場合會使用20%～80%的上升時間或其他標(biāo)準(zhǔn))。上升時間越短，說明信號越陡峭。大部分?jǐn)?shù)字信號的下降時間(信號從幅度的90%下降到幅度的10%所花的時間)和上升時間差不多(也有例外)。圖1.2比較了兩種不同上升時間的數(shù)字信號。上升時間可以客觀反映信號邊沿的陡緩程度，而且由于計算和測量簡單，所以得到的應(yīng)用。對有些非常高速的串行數(shù)字信號，如PCIe、USB3.0、100G以太網(wǎng)等信號，由于信號速率很高，傳輸線對信號的損耗很大，信號波形中很難找到穩(wěn)定的幅度10%和90%的位置，所以有時也會用幅度20%～80%的上升時間來衡量信號的陡緩程度。通常速率越高的信號其上升時間也會更陡一些(但不一定速率低的信號上升時間一定就緩),上升時間是數(shù)字信號分析中的一個非常重要的概念，后面我們會反復(fù)提及和用到這個概念。 江西信息化數(shù)字信號測試

深圳市力恩科技有限公司致力于儀器儀表，以科技創(chuàng)新實現(xiàn)高質(zhì)量管理的追求。力恩科技作為儀器儀表的企業(yè)之一，為客戶提供良好的實驗室配套，誤碼儀/示波器，矢量網(wǎng)絡(luò)分析儀，協(xié)議分析儀。力恩科技不斷開拓創(chuàng)新，追求出色，以技術(shù)為先導(dǎo)，以產(chǎn)品為平臺，以應(yīng)用為重點，以服務(wù)為保證，不斷為客戶創(chuàng)造更高價值，提供更優(yōu)服務(wù)。力恩科技始終關(guān)注儀器儀表行業(yè)。滿足市場需求，提高產(chǎn)品價值，是我們前行的力量。